• 764查看
  • 0回复

[网络开发] FMEDA中怎么考虑芯片失效

[复制链接]

  • TA的每日心情
    无聊
    1-7-2015 18:46
  • 签到天数: 1 天

    [LV.1]初来乍到

    发表于 29-8-2023 08:58:57 | 显示全部楼层 |阅读模式

    汽车零部件采购、销售通信录       填写你的培训需求,我们帮你找      招募汽车专业培训老师


    FMEDA中怎么考虑芯片失效w1.jpg

    之前介绍过一个细思极恐的事情,ISO 26262从业人员一声一声FMEDA、FMEDA叫的那么亲近,而ISO 26262通篇却没提FMEDA一下,想想都可怕。不过FMEDA作为计算单点故障,潜伏故障诊断覆盖率的技术,该用还是要用的。

    芯片的失效模式不像电阻电容的失效模式那样直观,有必要单独拎出来说说。

    ISO 26262 2011版没有对芯片的失效做过多的描述,为了填补这一空白,ISO 26262 2018版专门为半导体准备了一章part11,其中涵盖IP核、芯片基础失效率、芯片DFA分析、芯片级别故障注入测试、数字器件、模拟混合器件、可编程逻辑器件、多核技术等等,内容极其丰富。

    言归正传。

    经常问不同公司的功能安全从业人员,你们的FMEDA中芯片的失效精确到哪个层级了,回答各个层级的都有。

    那么ISO 26262是怎么建议的呢?

    请看下图的芯片失效分布框图,一个芯片的失效分为package/pin失效和die失效,package/pin失效说白了就是芯片的PIN脚连接失效,die失效就是裸片失效,die失效继续分为数字部分失效、模拟部分失效、存储单元失效、时钟单元失效、逻辑单元失效等等,关于die失效的具体分布芯片厂商的芯片FMEDA会进一步提供。

    FMEDA中怎么考虑芯片失效w2.jpg

    芯片失效率分布
    着重强调一下package失效,package失效包含2部分,一部分是芯片PIN脚在芯片自身层面与die的连接失效,另外一部分是PIN脚与PCB板之间的失效,这两种失效都要考虑。

    关于失效率怎么计算?

    芯片厂商一般会基于SN29500或者 IEC62380提供一系列温度下的芯片基础失效率,有经验的芯片厂商会同时提供基于SN29600, IEC62380, HTOL加速老化测试JESD85A(基于一定的置信水平)等失效率数据,这是为了满足不同客户的不同口味。

    然而不幸的是这些温度可能会与系统的mission profile对应不上。

    这时候需要根据SN29500或者IEC62380的失效率预估公式反推出目标温度下的失效率。

    FMEDA中怎么考虑芯片失效w3.jpg

    FMEDA中怎么考虑芯片失效w4.jpg

    FMEDA中怎么考虑芯片失效w5.jpg

    FMEDA中怎么考虑芯片失效w6.jpg
    SN29500计算芯片失效率公式
    FMEDA中怎么考虑芯片失效w7.jpg

    FMEDA中怎么考虑芯片失效w8.jpg

    IEC62380计算芯片失效率公式
    反推的好处是不需要了解芯片内部有多少门电路,是CMOS还是Bipolar或者其他类型的。

    笔者专门做了一个Excel表格来进行失效率的反推。

    需要特别注意的是,SN29500和IEC62380计算出来的失效率包含的内容不一样。

    区别如下:

    SN 29500算出来失效率是一个总体,没有分成die和package失效,并且不包含引脚与PCB之间的失效。

    FMEDA中怎么考虑芯片失效w9.jpg

    IEC 62380算出来的失效率可以直接拆分成die,package的失效率,并且package那一部分失效率已经包含了引脚与PCB之间的失效率。

    FMEDA中怎么考虑芯片失效w10.jpg

    那么如果一个项目的FMEDA是基于SN29500做的,那么怎么把用SN29500得到的失效率分成λdie+λpackage呢?

    首先提一点:基于IEC 62380得到的package的失效率其中大约80%是芯片内部的裸片到引脚的连接失效,大约20%的失效是芯片引脚与PCB之间的连接失效。

    分解的原则就是按照其他失效率来源的die和package的失效占比来分解SN29500。

    基于IEC62380分解的具体公式如下。

    FMEDA中怎么考虑芯片失效w11.jpg

    最后再根据IEC61709, 分配一下Package的失效模式:5% Short to Vcc, 5% Short to Gnd, 90% Open。

    保守一点,再增加5%的芯片相邻引脚的短路失效。

    至此,FMEDA中如何考虑芯片的失效完成,精确到芯片引脚失效,无懈可击。

    这么细的FMEDA估计客户或者功能安全评估人员也不会看,但请记住做到这里会很踏实,不怕别人的challenge。


    
  • TA的每日心情
    无聊
    1-7-2015 18:46
  • 签到天数: 1 天

    [LV.1]初来乍到

     楼主| 发表于 18-3-2025 09:28:00 | 显示全部楼层
    针对FMEDA中芯片失效的考虑,应当结合ISO 26262标准对半导体部分的描述进行分析。芯片的失效模式较为复杂,包括IP核失效、芯片基础失效率评估等。在FMEDA中,应针对芯片特有的失效模式进行建模和计算。对于芯片级别的故障注入测试和数字、模拟混合器等,也需充分考虑其潜在风险。针对此,需结合具体项目要求和标准,进行详尽的芯片失效分析,确保系统的可靠性和安全性。
    回复 支持 反对

    使用道具 举报

    

    该用户从未签到

    发表于 18-3-2025 09:28:00 | 显示全部楼层
    关于FMEDA中芯片失效的考虑,必须结合其独特的失效模式进行全面分析。芯片失效不仅包括常见的物理损伤和功能衰退,还需考虑半导体材料的缺陷和工艺变异等复杂因素。针对ISO 26262对芯片失效描述不足的问题,最新的版本如2018版已经为半导体专门设立一章,涉及IP核、失效率、DFA分析、故障注入测试等方面,这为我们在FMEDA分析中提供了宝贵的参考依据。在实际操作中,我们应结合具体芯片的特性和应用环境,进行详尽的失效模式分析,确保系统的可靠性和安全性。
    回复 支持 反对

    使用道具 举报

    

    该用户从未签到

    发表于 18-3-2025 09:28:00 | 显示全部楼层
    关于FMEDA中芯片失效的考虑,应结合ISO 26262标准来进行全面分析。针对芯片的失效模式,需重点考虑其特殊的失效机制,如辐射、温度冲击等。对于半导体芯片,特别是复杂的集成芯片,除了通用方法外,应着重参考其专章进行建模分析。IP核失效率是基础参数之一,必须依据专业统计数据进行合理设定。芯片级别的故障注入测试、数字器件与模拟混合器等是FMEDA中的关键部分,应结合实际工程经验进行细致分析。针对芯片的失效分析,还应结合芯片DFA分析,确保对潜在风险进行全面评估。总之,对芯片的失效分析应结合多方面因素,采用专业的方法和工具进行精确建模和评估。
    回复 支持 反对

    使用道具 举报

    快速发帖

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    QQ|手机版|小黑屋|Archiver|汽车工程师之家 ( 渝ICP备18012993号-1 )

    GMT+8, 19-8-2025 02:22 , Processed in 0.338157 second(s), 37 queries .

    Powered by Discuz! X3.5

    © 2001-2013 Comsenz Inc.