时钟控制单元CCU(Clocking and Clock Control Unit)主要用于为微控制器中各个模块提供时钟信号。如图1所示,时钟控制管理单元CCU包括时钟源、时钟速度提升、时钟分配以及分配到各个模块中的可独立配置的时钟分频器部分,其具体原理是,通过时钟源选择外部晶振信号(20MHZ),然后经过锁相环倍频后,将频率逐步提升到了200MHZ,最后通过时钟分配子单元分配到各个时钟域,每个时钟域可根据自身的需求对频率进行设置。
备用时钟源可用作备用时钟源。 该时钟源提供了稳定可靠的时钟源,可用作系统时钟。 它提供的精度低于外部晶体或陶瓷谐振器。 不能启用或禁用或以任何其他方式控制备用时钟。 因此,除了选择本身作为源(CCUCON0.CLKSEL = 00 B 作为时钟分配的时钟源和 CCUCON1.INSEL = 00 B 作为 PLL / PLL_ERAY 的时钟源)之外没有控制位可用
三、Clock Speed Upscaling时钟速度倍增
典型的 CPU 运行速度比用作时钟源的晶体的速度高约 10 倍。 因此需要提高时钟频率。提供多达两个锁相环 (PLL) 的放大。
图3.PLL框图
输出频率由下式给出:
添加图片注释,不超过 140 字(可选)
添加图片注释,不超过 140 字(可选)
四、Clock Distribution时钟分配
使用时钟系统的前两部分定义了系统运行所依赖的所有时钟。 现在,需要将这些不同的时钟分配给单个模块、CPU 和块,以使这些 IP 能够在性能和功耗方面以最佳方式运行。对于时钟分配,系统被分成几个子时钟域,其中时钟速度可以单独配置,但从内部接口导出的每个子时钟域也有几个限制。每个子时钟域从时钟的角度定义了一个逻辑单元。时钟分配是通过时钟控制单元 (CCU) 完成的。 CCU 接收由两个 PLL(f PLL/PLL2 和 f PLL_ERAY/PLL_ERAY2)、备用时钟 f Back 和 f OSC0 创建的时钟。 这些时钟要么被直接转发,要么被分频以提供子时钟域。